# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-260148

(43) Date of publication of application: 08.10.1996

(51)Int.Cl.

C23C 16/18 CO1G 55/00 C23C 16/40 C30B 29/16 H01L 21/205 H01L 21/285 H01L 21/285

H01L 21/314

(21)Application number : 07-067816

(71)Applicant: FUJITSU LTD

(22)Date of filing:

27.03.1995


(72)Inventor: NAKABAYASHI MASAAKI

# (54) FORMATION OF THIN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION

(57)Abstract:

PURPOSE: To provide a method for forming the iridium thin film and iridium oxide thin film excellent in step surface coverage and reduced in film thickness variation by deposition, to furnish a semiconductor device using the iridium thin film or iridium oxide thin film and further to provide a method for producing the semiconductor device.

CONSTITUTION: An iridium thin film or an iridium oxide thin film is formed by the chemical vapor growth method using Ir(DPM)3 as the raw material. The iridium thin film or the iridium oxide thin film excellent in coverage is formed on a substrate having a rugged surface, and the variation in the film thickness is reduced.



# **LEGAL STATUS**

[Date of request for examination]

08.03.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3130757

[Date of registration]

17.11.2000

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-260148

(43)公開日 平成8年(1996)10月8日

識別記号	庁内整理番号	FΙ			技術表示箇所
		C 2 3 C	16/18		
		C01G !	55/00		
		C 2 3 C	16/40		
	7202-4G	C30B	29/16		
		H01L	21/205		
	審查請求	未請求 請求	項の数13	OL (全 13 頁)	最終頁に続く
特顯平7-67816平成7年(1995)3	月27日	(72)発明者	富士通株 神奈川県 1号 中林 正 神奈川県 富士通株	式会社 川崎市中原区上小明 明 川崎市中原区上小式会社内	
	特願平7-67816	7202-4G 審查請求	C 2 3 C         C 0 1 G         C 2 3 C         C 3 0 B         H 0 1 L         審査請求 未請求 請求         特願平7-67816         (71) 出願人         平成7年(1995) 3月27日         (72)発明者	C 2 3 C 16/18         C 0 1 G 55/00         C 2 3 C 16/40         C 2 3 C 16/40         C 2 3 C 16/40         C 3 0 B 29/16         H 0 1 L 21/205         審査請求 計成項の数13         特願平7-67816         (71)出願人 00000522         富士通株         神奈川県         1号         (72)発明者 中林 正神奈川県         神奈川県         富士通株	C 2 3 C 16/18         C 0 1 G 55/00         C 2 3 C 16/40         C 3 0 B 29/16         H 0 1 L 21/205         審査請求 未請求 請求項の数13 OL (全 13 頁)         特願平7-67816         (71) 出願人 000005223         富士通株式会社         神奈川県川崎市中原区上小1号


### (54) 【発明の名称】 薄膜形成方法、半導体装置及びその製造方法

# (57)【要約】

【目的】 段差表面の被覆性に優れ、膜厚ばらつきが小さいイリジウム薄膜、酸化イリジウム薄膜を堆積する薄膜形成方法、並びにこれらイリジウム薄膜又は酸化イリジウム薄膜を用いる半導体装置及びその製造方法を提供する。

【構成】 Ir (DPM) 3を原料に用いた化学気相成長法により、イリジウム薄膜又は酸化イリジウム薄膜を成膜する。表面凹凸がある下地基板上にも、被覆性に優れたイリジウム薄膜及び酸化イリジウム薄膜を形成することができる。また、膜厚のばらつきを小さく抑えることができる。





#### 【特許請求の範囲】

【請求項1】 Ir (DPM)₃を原料に用いた化学気相成長法により、イリジウム薄膜又は酸化イリジウム薄膜を成膜することを特徴とする薄膜形成方法。

【請求項2】 請求項1記載の薄膜形成方法において、前記イリジウム薄膜又は前記酸化イリジウム薄膜を成膜する基板を、500~600℃の温度に加熱することを特徴とする薄膜形成方法。

【請求項3】 請求項1又は2記載の薄膜形成方法において、

前記イリジウム薄膜又は前記酸化イリジウム薄膜を成膜する成膜室の反応圧力を1~20Torrに設定することを特徴とする薄膜形成方法。

【請求項4】 請求項1乃至3のいずれかに記載の薄膜 形成方法において、前記イリジウム薄膜を成膜する際に は、前記イリジウム薄膜を成膜する成膜室に水素ガスを 導入することを特徴とする薄膜形成方法。

【請求項5】 請求項4記載の薄膜形成方法において、前記水素ガスの分圧が0.1~14Torrであることを特徴とする薄膜形成方法。

【請求項6】 請求項1乃至3のいずれかに記載の薄膜 形成方法において、

前記酸化イリジウム薄膜を成膜する際には、前記酸化イリジウム薄膜を成膜する成膜室に、酸素ガスを0.5~16Torrの分圧で導入することを特徴とする薄膜形成方法。

【請求項7】 請求項1乃至6のいずれかに記載の薄膜 形成方法により形成されたイリジウム薄膜又は酸化イリ ジウム薄膜を有することを特徴とする半導体装置。

【請求項8】 上部電極と、誘電体膜と、下部電極とが順次積層して形成されたキャパシタを有する半導体装置において、

前記上部電極又は前記下部電極は、請求項1乃至5のいずれかに記載の薄膜形成方法により成膜されたイリジウム薄膜を有することを特徴とする半導体装置。

【請求項9】 請求項8記載の半導体装置において、 前記上部電極又は前記下部電極は、前記イリジウム薄膜 と、酸化イリジウム薄膜との積層膜であることを特徴と する半導体装置。

【請求項10】 請求項8記載の半導体装置において、 前記上部電極又は前記下部電極は、前記イリジウム薄膜 とプラチナ薄膜との積層膜であることを特徴とする半導 体装置。

【請求項11】 請求項8記載の半導体装置において、前記上部電極又は前記下部電極は、前記イリジウム薄膜と、酸化イリジウム薄膜と、プラチナ薄膜との積層膜であることを特徴とする半導体装置。

【請求項12】 請求項9又は11記載の半導体装置において、

前記酸化イリジウム薄膜は、請求項1、2、3又は6記 50

載の薄膜形成方法により形成された酸化イリジウム薄膜 であることを特徴とする半導体装置。

【請求項13】 請求項1乃至6のいずれかに記載の薄膜形成方法によりイリジウム薄膜又は酸化イリジウム薄膜を形成する工程を有することを特徴とする半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜の形成に係り、特 10 にイリジウム薄膜、酸化イリジウム薄膜を形成する薄膜 形成方法、半導体装置及びその製造方法に関する。

[0002]

【従来の技術】イリジウム薄膜は、 $SrTiO_3$ 、(Ba, Sr)  $TiO_3$ 等の高誘電性材料の電極として用いられている。従来より、半導体装置の製造工程等では、イリジウム薄膜を成膜するにはスパッタリング法が主として用いられていた。

【0003】図11にスパッタリング装置の一例を示す。イリジウム薄膜の成膜を行う成膜室84には、イリジウムのバルクからなるターゲット86と、イリジウム薄膜を堆積する基板88とが対向して配置されている。ターゲット86と基板88との間には直流電源90が接続されており、カソードとなるターゲット86に大きな負の電圧が印加できるようになっている。成膜室84には更にAr(アルゴン)ガス供給配管92が接続されており、成膜室84内にスパッタガスであるArを導入できるようになっている。また、基板保持部94には、成膜の際に必要に応じて基板88を加熱するヒータ96が設けられている。

【0004】次に、スパッタ法によるイリジウム薄膜の成膜方法を説明する。始めに、成膜室84内を排気口98に接続された真空ポンプ(図示せず)により減圧した後、Arガス供給配管92よりArガスを成膜室84に導入し、成膜室84内の圧力を調整する。例えば、Arガスの流量を10~100sccmに設定することにより、1~5×10 $^3$ Torr程度の圧力に調整する。

【0005】次いで、基板88とターゲット86との間に直流電圧を印加し、Arプラズマを発生させる。これにより、解離したArイオンがカソードであるターゲット86に衝突してイリジウム原子をスパッタする。スパッタされたイリジウム原子が基板88に到達することにより、基板88上にイリジウム薄膜が堆積される。このようにして、スパッタリング法によるイリジウム薄膜の形成が行われていた。

【0006】また、最近では、特開平6-290789 号公報に、イリジウムの有機化合物を用いたCVD(化 学気相成長: Chemical Vapor Deposition) 法によりイ リジウム薄膜を形成する方法が提案されている。

[0007]

40

【発明が解決しようとする課題】しかしながら、上記従

来のスパッタリング法を用いてイリジウム薄膜を形成する薄膜形成方法では、凹凸パターンが描画されている基板上にイリジウム薄膜を堆積すると、段差の上面と側面に同じ厚さで膜を堆積することができないといった問題があった。

【0008】このため、複雑なパターン上にイリジウム 薄膜を堆積することは困難であり、例えば、DRAM (ダイナミックランダムアクセスメモリ) の溝型キャパ シタセル及びスタックドキャパシタセル構造における高 誘電性材料の電極として使用できないといった問題があ った。また、特開平6-290789号公報記載の方法 によりイリジウム薄膜を堆積した場合には、凹凸パター ンを有する基板上での被覆性はスパッタリング法により 堆積した場合と比較して非常に優れているが、イリジウ ムの原料として、例えばイリジウムアセチルアセトネー ト(以下、Ir (acac) ³と呼ぶ)を用いた場合に は、原料ガスを安定して供給することが難しく、成膜さ れるイリジウム薄膜の膜厚ばらつきが大きくなるといっ た問題があった。加えて、CVD法により成膜した際に イリジウム薄膜の膜厚ばらつきを小さくできる原材料は 20 見いだされていなかった。

【0009】本発明の目的は、段差表面の被覆性に優れたCVD法により膜厚ばらつきが小さいイリジウム薄膜、酸化イリジウム薄膜を堆積する薄膜形成方法、並びにイリジウム薄膜、酸化イリジウム薄膜を用いる半導体装置及びその製造方法を提供することにある。

#### [0010]

【課題を解決するための手段】上記目的は、Ir(DPM)』を原料に用いた化学気相成長法により、イリジウム薄膜又は酸化イリジウム薄膜を成膜することを特徴とする薄膜形成方法によって達成される。また、上記の薄膜形成方法において、前記イリジウム薄膜又は前記酸化イリジウム薄膜を成膜する基板を、500~600℃の温度に加熱することが望ましい。

【0011】また、上記の薄膜形成方法において、前記イリジウム薄膜又は前記酸化イリジウム薄膜を成膜する成膜室の反応圧力を $1\sim20$  Torrに設定することが望ましい。また、上記の薄膜形成方法において、前記イリジウム薄膜を成膜する際には、前記イリジウム薄膜を成膜するでは、前記イリジウム薄膜を成膜する成膜室に水素ガスを導入することが望ましい。【0012】また、上記の薄膜形成方法において、前記 水素ガスの分圧が  $0.1\sim14$  Torrであることが望ましい。また、上記の薄膜形成方法において、前記酸化イリジウム薄膜を成膜する際には、前記酸化イリジウム 薄膜を成膜する成膜室に、酸素ガスを  $0.5\sim16$  Tor  $0.5\sim16$ 

【0013】また、上記の薄膜形成方法により形成されたイリジウム薄膜又は酸化イリジウム薄膜を有することを特徴とする半導体装置によっても達成される。また、上部電極と、誘電体膜と、下部電極とが順次積層して形 50

成されたキャパシタを有する半導体装置において、前記 上部電極又は前記下部電極は、上記の薄膜形成方法によ り成膜されたイリジウム薄膜を有することを特徴とする 半導体装置によっても達成される。

【0014】また、上記の半導体装置において、前記上部電極又は前記下部電極は、前記イリジウム薄膜と、酸化イリジウム薄膜との積層膜であることが望ましい。また、上記の半導体装置において、前記上部電極又は前記下部電極は、前記イリジウム薄膜とプラチナ薄膜との積層膜であることが望ましい。また、上記の半導体装置において、前記上部電極又は前記下部電極は、前記イリジウム薄膜と、酸化イリジウム薄膜と、プラチナ薄膜との積層膜であることが望ましい。

【0015】また、上記の半導体装置において、前記酸化イリジウム薄膜は、上記の薄膜形成方法により形成された酸化イリジウム薄膜であることが望ましい。また、上記の薄膜形成方法によりイリジウム薄膜又は酸化イリジウム薄膜を形成する工程を有することを特徴とする半導体装置の製造方法によっても達成される。

#### [0016]

【作用】本発明によれば、Ir(DPM)』を原料に用いたCVD法によりイリジウム薄膜、酸化イリジウムを成膜するので、表面凹凸がある下地基板上にも、被覆性に優れたイリジウム薄膜及び酸化イリジウム薄膜を形成することができる。また、従来のIr(acac)』を原料に用いた成膜方法と比較して、膜厚のばらつきを小さく抑えることができる。

【0017】また、成膜する基板温度を500~600 ℃の温度に設定すれば、良質のイリジウム薄膜又は酸化イリジウム薄膜を形成することができる。また、成膜室の反応圧力を1~20Torrに設定すれば、良質のイリジウム薄膜及び酸化イリジウム薄膜を形成することができる。また、イリジウム薄膜成膜の際に、成膜室内に水素ガスを導入すれば、膜中への炭素の混入が少ないイリジウム薄膜を形成できるので、イリジウム薄膜の抵抗率を大幅に減少することができる。また表面の平坦性を改善することができる。

【0019】また、上記の薄膜形成方法により膜厚ばらつきが小さく良質なイリジウム薄膜又は酸化イリジウム薄膜を形成するので、半導体装置の信頼性等を向上することができる。また、上記のイリジウム薄膜は、上部電極と、誘電体膜と、下部電極とが順次積層して形成されたキャパシタを有する半導体装置に適用することができる。

【0020】また、上記の半導体装置において、上部電極又は下部電極には、イリジウム薄膜と酸化イリジウム薄膜との積層膜を適用することができる。また、上記の半導体装置において、上部電極又は下部電極には、イリジウム薄膜とプラチナ薄膜との積層膜を適用することができる。また、上記の半導体装置において、上部電極又は下部電極には、イリジウム薄膜と、酸化イリジウム薄膜と、プラチナ薄膜との積層膜を適用することができる。

【0021】また、上記の半導体装置において、酸化イ 10 リジウム薄膜を上記の薄膜形成方法により形成すれば、 良質な酸化イリジウム薄膜を形成できるので、半導体装置の信頼性等を向上することができる。また、上記の薄膜形成方法によりイリジウム薄膜又は酸化イリジウム薄膜を形成すれば、良質な半導体装置を製造することができる。

#### [0022]

【実施例】本発明の第1の実施例による薄膜形成方法について図1乃至図5を用いて説明する。図1は本実施例による薄膜形成方法に用いたCVD装置の概略図、図2は本実施例による薄膜形成方法により形成したイリジウム薄膜及び酸化イリジウム薄膜におけるX線回折スペクトル、図3は成膜時間に対するイリジウム薄膜の膜厚変化を示すグラフ、図4は水素分圧とイリジウム薄膜の抵抗率との関係を示すグラフ、図5は水素分圧とイリジウム薄膜の表面凹凸性との関係を示すグラフである。

【0023】本実施例による薄膜形成方法に用いたCV D装置を図1を用いて説明する。薄膜の成長を行う成膜 室10には、真空ポンプ12が接続されており、成膜室 10内部を減圧できるようになっている。成膜室10内 30 部には、成膜を行う基板14を載置するためのサセプタ 16が設けられている。サセプタ16には、成膜の際に 基板14を加熱するヒータ(図示せず)が設けられている。

【0024】成膜室10には更に、 $H_2$ (水素)又は $O_2$ (酸素)ガスを導入するガス供給配管18と、有機金属原料を含むガスを導入するガス供給配管20が接続されている。また、このようにして成膜室10内に導入されたガスが成膜室10内に均一に供給されるように、成膜室10内にはシャワーヘッド22が形成されている。ガス供給配管20の他方は、金属化合物を加熱昇華させてキャリアガスとともに成膜室10に導入するガス制御装置24に接続されている。

【0025】ガス制御装置24には、一般式、 【0026】 【化1】

で示される金属原料であるイリジウムジピバロイルメタン(以下 Ir (DPM) ½と呼ぶ)が充填された原料容器 26が設けられている。 Ir (DPM) ¼は室温においてオレンジ色の粉末であり、成膜にあたってはこれを昇華して用いる。このため、原料容器 26 は、原料容器 26を150~200℃程度の温度に加熱するための恒温槽 28の内部に載置されている。

【0027】原料容器 26には更に、キャリアガスである Ar ガスを導入するガス供給配管 30が接続されており、ガス供給配管 30から Ar ガスを原料容器 26に導入することにより、Arガスとともに昇華された Ir (DPM)。を成膜室 10に導入できるようになっている。また、成膜室 10、ガス供給配管 18、20、成膜室 10と原料容器 26間の配管には、配管内でのガスの凝縮を抑えるためにヒータ 32が設けられており、成膜にあたっては、Ir(DPM)。の昇華温度より例えば 5℃程度高い 150~210℃で保温される。

【0028】次に、本実施例による薄膜形成方法を図1を用いて説明する。成膜室10内を真空ポンプ12により減圧した後、イリジウム薄膜を堆積する基板14をサセプタ16のヒータにより加熱する。次いで、キャリアガスであるArガスを所定の流量だけ流し、昇華されたIr(DPM)。とともに成膜室に導入する。これと同時にガス供給配管18より $H_2$ ガスを導入することにより、Ir(DPM)。と $H_2$ ガスとが基板14上で反応し、基板14上にはイリジウム薄膜が堆積される。

(b) がイリジウム薄膜を成長したシリコン基板からの 回折スペクトルを示している。

【0030】なお、イリジウム薄膜は(100)シリコン基板上に成長し、酸化イリジウム薄膜は、(100)シリコン基板上に堆積した20nmのイリジウム薄膜上に成長した。成膜速度はともに100nm/minとした。図示するように、いずれの場合にも代表的な回折ピ

ークが観察されており、イリジウム薄膜、酸化イリジウ ム薄膜が成長されていることが判る。

【0031】本願発明者は、このようにして成長したイ リジウム薄膜が、従来用いられているIr(acac) 3によりイリジウム薄膜を成長する場合と比較して、製 造プロセス上の安定性に優れていることを新たに見いだ\* \* した。以下に詳細に説明する。図3は、同一膜厚による 成膜を繰り返し行った場合の膜厚の変化を示したもので ある。成膜条件は表1に示す通りである。

[0032] 【表1】

金属原料	ir(DPM) <sub>3</sub>	r(acac) <sub>8</sub>	
昇華温度[℃]	150		
キャリアガス流量[sccm]	300	300	
成膜室圧力[Torr]	10	10	
成膜温度[*c]	500	500	
成膜速度[nm/min]	100	80	
下地基板	(100)Si	(100)Si	

図示するように、金属原料としてIr(DPM) aを用 いた場合には、堆積されるイリジウム薄膜の膜厚はほと 20 んど変化しない。これに対し、Ir(acac)3を用 いた場合には膜厚のばらつきは非常に大きく、また、2 0時間以上の稼働では膜厚の減少がみられるようにな る。

【0033】このようにIr(acac)3を用いた場 合に膜厚ばらつきが大きいのは、Ir(acac) が 安定した昇華特性を得られないからである。即ち、昇華 特性が安定していなければ成膜室10に導入される原料 ガスの供給量が変動し、原料ガスの供給量に依存する成 膜速度は変化するので、膜厚がばらついてしまう。ま た、Ir(acac)<sub>3</sub>を用いた場合には、20時間以 上の稼働により膜厚が減少するが、これはIr(aca c) 3の劣化によるものである。時間の経過とともに有 機金属原料であるIr(DPM)や3Ir(acac)3 は劣化するが、その劣化の速度は主に温度に起因する。 このため、昇華温度の高いIr(acac)₃ではIr (DPM) 3と比較して劣化が早く、膜厚の減少をもた らすのである。

【0034】これらのことから、CVD法によりイリジ ウム薄膜を形成するための原材料としては、Ir(ac 40 a c) ₃よりも I r (D P M) ₃が適しているものと考え られる。次に、イリジウム薄膜を成膜する際に導入する Hzガスの効果について説明する。

【0035】図4は水素分圧に対する抵抗率の変化を示 すグラフ、図5は水素分圧に対する表面凹凸の変化を示 すグラフである。図示するように、成膜時にHz ガスを 導入しない場合には、イリジウム薄膜の抵抗率は179 2  $[\Omega \cdot cm]$  である。しかし、成膜時に $H_2$  ガスを導 入すると、その値は急激に減少する。例えば水素分圧が 約0.3 [Torr] では、その値は148 [Ω·c

m]となる。さらに水素分圧を減少すると、水素分圧が 約0.625 [Torr] では抵抗率は42.8 [Q・ cm]、水素分圧が約0.7 [Torr] では抵抗率は 33. 8 [Ω・cm] となり、水素分圧の増加とともに 比抵抗を減少することができる。このように抵抗率が水 素分圧に依存するのは膜中に含まれる炭素濃度の影響で

【0036】イリジウム薄膜を成膜する材料としてIr (DPM) 3を用いた場合には、原料には多量に炭素が 含まれるために成膜したイリジウム薄膜中にも炭素が含 まれている。このような炭素の導入が抵抗率の増大をも たらすが、添加したH2ガスが膜中の炭素と反応すれ ば、気相中又は基板表面において水素と酸素が反応する ことにより炭化水素を生成して気化するので、膜中に導 入される炭素濃度を減少することができる。

【0037】また、図5に示すように、成膜時にH2ガ スを導入することには、形成されたイリジウム薄膜の表 面凹凸を小さくする効果もある。このように、本実施例 によれば、Ir (DPM) 3を用いてCVD法によりイ リジウム薄膜、酸化イリジウム薄膜を成長したので、凹 凸パターンが描画された基板上であっても被覆性良く成 膜することができる。

【0038】また、反応室に水素を導入してイリジウム 薄膜を成長したので、抵抗率が低く、膜中に炭素の混入 が少ないイリジウム薄膜を形成することができる。な お、本願発明者によれば、良質なイリジウム薄膜を形成 するためには、成膜の際に基板を500~600℃程度 の温度に昇温し、成膜時の成膜室内圧力は1~20To r r程度に設定し、水素分圧を O. 1~14 Torr程 度に設定することが望ましい。

【0039】また、良質な酸化イリジウム薄膜を形成す 50 るためには、成膜の際に基板を500~600℃程度の

温度に昇温し、成膜時の成膜室内圧力は1~20Torr程度に設定し、酸素分圧を0.5~16Torr程度に設定することが望ましい。次に本発明の第2の実施例による半導体装置及びその製造方法について図6乃至図10を用いて説明する。

【0040】図6は本実施例による半導体装置の構造を示す図、図7は本実施例による半導体装置の製造方法を示す工程断面図、図8乃至図10は本実施例の変形例による半導体装置の構造を示す図である。本実施例では、第1の実施例による薄膜製造方法により形成したイリジ 10ウム薄膜を半導体装置に応用する例として、イリジウム薄膜を下部電極とする薄膜キャパシタの構造及び製造方法について示す。

【0041】始めに、本実施例による半導体装置の構造を図6を用いて説明する。シリコン基板40上に形成された絶縁膜42上には、イリジウム薄膜44と酸化イリジウム薄膜46が順次積層して形成された下部電極48が形成されている。下部電極48上には、SrTiOsにより形成されたキャパシタ誘電体膜50が形成されている。キャパシタ誘電体膜50上には、TiNにより形成された上部電極52が形成されている。このようにして形成されたキャパシタ上には、絶縁膜54が形成されており、絶縁層54に形成されたスルーホール56には、上部電極52、下部電極48に接続する配線層58が形成されている。

【0042】次に、本実施例による半導体装置の製造方法を図7を用いて説明する。まず、絶縁膜42が形成されたシリコン基板40上に、下部電極48となるイリジウム薄膜44を、Ir(DPM)。を原料に用いたCVD法により堆積する。イリジウム薄膜44の成膜条件は、例えば、昇華温度を150℃、キャリアガスであるArガスの流量を300sccm、 $H_2$ ガスの流量を100~300sccm、基板温度500~600℃、成膜圧力1~10Torr、成膜速度10nm/min、膜厚100nmとする。

【0043】次いで、このようにして成膜したイリジウム薄膜 44の表面を、例えば RTA (短時間アニール: Rapid Thermal Annealing) 法を用いて酸化し、膜厚 30~50nm程度の酸化イリジウム薄膜 46を形成する。RTA条件は、例えば、処理温度 600℃、処理時間 10~20秒とする。続いて、通常のリソグラフィー技術とイオンミリング技術により、イリジウム薄膜 44と酸化イリジウム薄膜 46とからなる積層膜をパターニングし、下部電極 48を形成する。

【0044】その後、スパッタ法により、キャパシタ誘電体膜 50となる $SrTiO_3$  膜を堆積する。スパッタ条件は、例えば、ターゲットに $SrTiO_3$ を、スパッタガスに  $10\%O_2$ を含むAr ガスを用い、成長真空度 10mTorr、基板温度 450%、膜厚 100nm

る T i N膜を堆積する。スパッタ条件は、例えば、ターゲットに T i を、スパッタガスに 2 0 %の N 2 を含む A 2 r ガスを用い、成長真空度 1 0 m 2 r 3 を 基板温度 4 0 0 2 、 膜厚 4 0 0 n m とする。

【0045】続いて、反応性イオンエッチング法により、TiN膜を加工して上部電極52をパターニングする(図7(a))。エッチング条件は、例えば、エッチングガスに<math>C1zを用い、圧力200mTorr、基板温度60 $^{\circ}$ 、投入電力200Wとする。その後、通常のリソグラフィー技術によりレジスト60のパターニングを行った後、ウェットエッチングにより $SrTiO_x$  膜をパターニングしてキャパシタ誘電体膜50とする(図7(b))。

【0046】次いで、このように形成されたキャパシタ 上にCVD法により絶縁膜54を堆積する。成膜条件 は、例えば、反応ガスにSiH<sub>4</sub>とN<sub>2</sub>OとN<sub>2</sub>との混合 ガスを用い、圧力1Torr、成膜速度130nm/m in、基板温度320℃、投入電力20W、膜厚250 nmとする。続いて、下部電極48と上部電極52から 配線を引き出すためのスルーホール56を絶縁膜54に 開口する(図7(c))。スルーホール形成には反応性 イオンエッチングを用いる。エッチング条件は、例え ば、反応ガスとしてCF<sub>4</sub>とCHF<sub>3</sub>との混合ガスを用 い、圧力200mTorr、エッチングレート70nm /min、基板温度40℃、投入電力200Wとする。 【0047】その後、配線層58となるA1をスパッタ 法により成膜し、パターニングすることにより配線層5 8を形成する(図7(d))。スパッタ条件は、例え ば、スパッタガスにAェを用い、圧力1mTorr、成 膜速度600nm/min、基板温度を室温、投入電力 7kW、膜厚600nmとする。エッチング条件は、例 えば、エッチングガスにCⅠ₂を用い、圧力200mT orr、エッチングレート500nm/min、基板温 度40℃、投入電力200Wとする。

【0048】このようにして形成した薄膜キャパシタのリーク特性の評価を行った結果、面積 $100\times100\mu$  m $^{2}$ のキャパシタの上部電極52と下部電極48との間に10 Vのバイアスを印加した際のリーク電流は $1\times10^{-6}$  c m $^{-2}$  であった。また、キャパシタ誘電体膜50の有する比誘電率は200であり、比誘電率が高くリーク特性に優れたキャパシタを形成することができた。

【0049】このように、本実施例によれば、Ir(DPM)3を原料に用いたCVD法により成膜したイリジウム薄膜によりキャパシタ電極を形成したので、SrTiO3等の高誘電性材料を誘電体膜として用いたキャパシタを形成することができる。なお、上記実施例では薄膜キャパシタを単体で形成したが、他のデバイスに上記キャパシタを適用してもよい。

度  $10\,\mathrm{mTorr}$ 、基板温度  $4\,5\,0\,^\circ$ C、膜厚  $1\,0\,0\,\mathrm{nm}$  【  $0\,0\,5\,0$  】例えば、図  $8\,\mathrm{に示すように}\,\mathrm{DRAM}$ のキャとする。次いで、スパッタ法により、上部電極  $5\,2\,\mathrm{とな}$  50 パシタに適用することができる。即ち、素子分離膜  $6\,2\,\mathrm{mm}$ 

により画定されたシリコン基板 4 0 上の素子領域には、ソース拡散層 6 4 と、ドレイン拡散層 6 6 と、ゲート電極 6 8 とにより構成された転送トランジスタT r が形成されている。ドレイン拡散層 6 6 上には、ビット線を構成する配線層 7 0 が形成されている。転送トランジスタT r が形成されたシリコン基板 4 0 上には、ソース拡散層 6 4 上にスルーホール 7 2 が形成された層間絶縁膜 5 4 が形成されている。

【0051】層間絶縁膜74上には、バリア層76を介 して、イリジウムにより形成された下部電極48と、S 10 r TiO<sub>3</sub>により形成されたキャパシタ誘電体膜50 と、TiNにより形成された上部電極52とを有するキ ャパシタCが形成されている。下部電極48は、バリア 層76と、スルーホール72に埋め込まれた導電性のプ ラグ78とを介してソース拡散層64に接続されてい る。また、キャパシタC上には層間絶縁膜80が形成さ れており、その上部には配線層82が形成されている。 【0052】このようにして、1トランジスタ、1キャ パシタにより構成されるDRAMを形成することができ る。また、イリジウム薄膜はCVD法により堆積するの 20 で、段差部における被覆性にも優れている。従って、図 8に示すプレーナー型のキャパシタでなくてもよい。例 えば、図9に示すように単純スタック構造のキャパシタ を構成することができる。

【0053】また、上記の実施例では、下部電極48としてイリジウム薄膜44と酸化イリジウム薄膜46との積層膜を用い、キャパシタ誘電体膜50としてSrTiO $_3$ 膜を用い、上部電極52としてTiN膜を用いたが、これらに限定されるものではない。例えば、キャパシタ誘電体膜50としては $SrTiO_3$ の代わりに、(Ba,  $Sr)TiO_3$ を用いてもよいし、Pb( $Zr,Ti)O_3$ 等を用いてもよい。

【0054】また、下部電極48は、図10(a)に示 すようにイリジウム薄膜44のみで形成してもよい。ま た、Pb (Zr, Ti) O₃等、酸化イリジウム薄膜 4 6と反応する材料をキャパシタ誘電体膜50として用い る場合には、下部電極48は、図10(b)に示すよう にイリジウム薄膜44とPt (プラチナ)膜47との積 層膜により形成してもよいし、図10(c)に示すよう にイリジウム薄膜 4 4 と酸化イリジウム薄膜 4 6 と P t (プラチナ) 膜47との積層膜により形成してもよい。 【0055】また、上部電極52を下部電極48と同一 の構造にしてもよい。なお、積層膜により上部電極52 を形成する場合には、各層の積層順を下部電極48と逆 にすることにより構成すればよい。また、上記実施例で は、イリジウム薄膜44の表面を酸化することにより酸 化イリジウム薄膜46を形成したが、第1の実施例で示 したように、Ir(DPM)3を用いたCVD法により 成膜してもよい。

[0056]

【発明の効果】以上の通り、本発明によれば、Ir(DPM)₃を原料に用いたCVD法によりイリジウム薄膜、酸化イリジウムを成膜するので、表面凹凸がある下地基板上にも、被覆性に優れたイリジウム薄膜及び酸化イリジウム薄膜を形成することができる。

【0057】また、従来のIr(acac)₃を原料に用いた成膜方法と比較して、膜厚のばらつきを小さく抑えることができる。また、成膜する基板温度を500~600℃の温度に設定すれば、良質のイリジウム薄膜又は酸化イリジウム薄膜を形成することができる。また、成膜室の反応圧力を1~20Torrに設定すれば、良質のイリジウム薄膜及び酸化イリジウム薄膜を形成することができる。

【0058】また、イリジウム薄膜成膜の際に、成膜室内に水素ガスを導入すれば、膜中への炭素の混入が少ないイリジウム薄膜を形成できるので、イリジウム薄膜の抵抗率を大幅に減少することができる。また表面の平坦性を改善することができる。また、水素ガスの分圧を0.1~14Torrに設定すれば、上記の効果を得ることができる。

【0059】また、酸化イリジウム薄膜を成膜する際に成膜室に導入する酸素ガスの分圧を0.5~16Torrに設定すれば、良質の酸化イリジウム薄膜を形成することができる。また、上記の薄膜形成方法により膜厚ばらつきが小さく良質なイリジウム薄膜又は酸化イリジウム薄膜を形成するので、半導体装置の信頼性等を向上することができる。

【0060】また、上記のイリジウム薄膜は、上部電極と、誘電体膜と、下部電極とが順次積層して形成されたキャパシタを有する半導体装置に適用することができる。また、上記の半導体装置において、上部電極又は下部電極には、イリジウム薄膜と酸化イリジウム薄膜との積層膜を適用することができる。また、上記の半導体装置において、上部電極又は下部電極には、イリジウム薄膜とプラチナ薄膜との積層膜を適用することができる。【0061】また、上記の半導体装置において、上部電極又は下部電極には、イリジウム薄膜と、酸化イリジウム薄膜と、プラチナ薄膜との積層膜を適用することができる。。また、上記の半導体装置において、酸化イリジウム薄膜を上記の薄膜形成方法により形成すれば、良質な酸化イリジウム薄膜を形成できるので、半導体装置の信頼性等を向上することができる。

【0062】また、上記の薄膜形成方法によりイリジウム薄膜又は酸化イリジウム薄膜を形成すれば、良質な半導体装置を製造することができる。

## 【図面の簡単な説明】

【図1】本発明の第1の実施例による薄膜形成方法に用いたCVD装置の概略図である。

【図2】本発明の第1の実施例による薄膜形成方法によ 50 り形成したイリジウム薄膜及び酸化イリジウム薄膜にお けるX線回折スペクトルである。

【図3】成膜時間に対するイリジウム薄膜の膜厚変化を 示すグラフである。

【図4】水素分圧とイリジウム薄膜の抵抗率との関係を 示すグラフである。

【図5】水素分圧とイリジウム薄膜の表面凹凸性との関係を示すグラフである。

【図6】本発明の第2の実施例による半導体装置の構造 を示す図である。

【図7】本発明の第2の実施例による半導体装置の製造 10 方法を示す工程断面図である。

【図8】本発明の第2の実施例の変形例による半導体装置の構造を示す図(その1)である。

【図9】本発明の第2の実施例の変形例による半導体装置の構造を示す図(その2)である。

【図10】本発明の第2の実施例の変形例による半導体装置の構造を示す図(その3)である。

【図11】従来の薄膜形成方法を説明する図である。


#### 【符号の説明】

- 10…成膜室
- 12…真空ポンプ
- 1 4 …基板
- 16…サセプタ
- 18…ガス供給配管
- 20…ガス供給配管
- 22…シャワーヘッド
- 24…ガス制御装置
- 26…原料容器
- 28…恒温槽
- 30…ガス供給配管
- 32…ヒータ

- 40…シリコン基板
- 4 2 …絶縁膜
- 44…イリジウム薄膜
- 46…酸化イリジウム薄膜
- 47…プラチナ膜
- 48…下部電極
- 50…キャパシタ誘電体膜
- 52…上部電極
- 5 4 …絶縁膜
- 10 56…スルーホール
  - 58…配線層
  - 60…レジスト
  - 62…素子分離膜
  - 6 4 …ソース拡散層
  - 66…ドレイン拡散層
  - 68…ゲート電極
  - 70…配線層
  - 72…スルーホール
  - 7 4 …層間絶縁膜
- 20 76…バリア層
  - 78…プラグ
  - 80…層間絶縁膜
  - 8 2 …配線層
  - 8 4 …成膜室
  - 86…ターゲット
  - 88…基板
  - 90…直流電源
  - 9 2 ··· A r ガス供給配管
  - 9 4 …基板保持部
- 30 96…ヒータ
  - 98…排気口


【図1】

# 本発明の第1の実施例による薄膜形成方法に用いた CVD装置の概略図




【図2】

本発明の第1の実施例による薄膜形成方法により形成した イリジウム薄膜及び酸化イリジウム薄膜における X線回折スペクトル



[図6]

#### 本発明の第2の実施例による半導体装置の構造を示す図




40 …シリコン基板 42 …絶縁膜 44 …イリジウム薄膜 46 …酸化イリジウム薄膜 48 …下部電極 50 …キャパシタ誘電体膜

52 …上部電極 54 …絶縁膜 56 …スルーホール 58 …配線層


【図3】

成膜時間に対するイリジウム薄膜の膜厚変化を示すグラフ




【図4】

### 水素分圧とイリジウム薄膜の抵抗率との関係を示すグラフ




【図11】

### 従来の薄膜形成方法を説明する図




【図5】

水素分圧とイリジウム薄膜の表面凹凸性 との関係を示すグラフ




【図7】


### 本発明の第2の実施例による半導体装置 の製造方法を示す工程断面図



【図8】


本発明の第2の実施例の変形例による半導体装置 の構造を示す図(その1) 本発明の第2の実施例の変形例による半導体装置 の構造を示す図(その2)





[図9]

【図10】 本発明の第2の実施例の変形例による半導体装置 の構造を示す図(その3)



フロントページの続き					
(51) Int.C1. <sup>6</sup>	識別記号	庁内整理番号	FI		技術表示箇所
H O 1 L 21/285			H O 1 L 21/285	С	
	3 0 1			3 0 1 Z	
21/314			21/314	Α	